فنڈ ریزنگ 15 ستمبر، 2024 – 1 اکتوبر، 2024
فنڈ ریزنگ کے بارے میں
کتابوں کی تلاش
کتاب
فنڈ ریزنگ:
55.6% اٹھائے گئے
سائن ان کریں
سائن ان کریں
مزید فیچرز تک رسائی حاصل کرنے کے لیے
پرسنل تجاویز
ٹیلیگرام بوٹ
ڈاؤن لوڈ کی تاریخ
ای میل یا Kindle پر بھیجیں
بک لسٹس کو مینج کریں
پسندیدہ میں محفوظ کریں
پرسنل
کتاب کی درخواستیں
دریافت
Z-Recommend
بُک لسٹ
سب سے مشہور
سب زمرہ
شراکت
عطیہ کریں
اپ لوڈ
Litera Library
کاغذی کتابیں عطیہ کریں۔
کاغذی کتابیں شامل کریں۔
Search paper books
میرا LITERA Point
اصطلاحات کی تلاش
Main
اصطلاحات کی تلاش
search
1
Проектирование устройств и систем с высокоскоростными соединениями: Учебное пособие
ЭБС Лань
Гончаровский О. В.
рис
downto
данных
сигнала
std_logic_vector
сигналов
передачи
vhdl
схема
сигнал
reset_n
частоты
std_logic
моделирования
v_data10
линии
платы
данные
значения
10b
модели
символов
fifo
схемы
узла
signal
приведена
печатной
code5b6b_rom_rdm
ввода
clock
кадра
модель
вывода
data_in
помощью
serdes
тактовой
управления
сигналы
кода
elsif
гбит
fpga
интерфейс
программа
k28_5_rdm
mgt
параметров
питания
سال:
2015
زبان:
russian
فائل:
PDF, 4.66 MB
آپ کے ٹیگز:
0
/
0
russian, 2015
2
Проектирование устройств и систем с высокоскоростными соединениями: учебное пособие
Изд-во Пермского нац. исслед. политехнического ун-та
О. В. Гончаровский
,
М-во образования и науки Российской Федерации
,
Федеральное гос. бюджетное образовательное учреждение высш. проф. образования "Пермский нац. исслед. политехнический ун-т"
рис
downto
данных
сигнала
std_logic_vector
сигналов
передачи
vhdl
схема
сигнал
reset_n
частоты
std_logic
моделирования
v_data10
линии
платы
данные
значения
10b
модели
символов
fifo
схемы
узла
signal
приведена
печатной
code5b6b_rom_rdm
clock
ввода
кадра
модель
вывода
data_in
помощью
serdes
тактовой
управления
сигналы
кода
elsif
гбит
fpga
интерфейс
программа
k28_5_rdm
mgt
параметров
питания
سال:
2015
زبان:
russian
فائل:
PDF, 20.68 MB
آپ کے ٹیگز:
0
/
0
russian, 2015
3
Проектирование устройств и систем с высокоскоростными соединениями
Гончаровский О. В.
рис
downto
данных
сигнала
std_logic_vector
сигналов
передачи
vhdl
схема
сигнал
reset_n
частоты
std_logic
моделирования
v_data10
линии
платы
данные
значения
10b
модели
символов
fifo
схемы
узла
signal
приведена
печатной
code5b6b_rom_rdm
clock
ввода
кадра
модель
вывода
data_in
помощью
serdes
тактовой
управления
сигналы
кода
elsif
гбит
fpga
интерфейс
программа
k28_5_rdm
mgt
параметров
питания
زبان:
russian
فائل:
PDF, 20.68 MB
آپ کے ٹیگز:
0
/
0
russian
1
اس لنک
کو کلک کریں یا Telegram پر "BotFather@" بوٹ تلاش کریں۔
2
/newbot کمانڈ بھیجیں۔
3
اپنے چیٹ بوٹ کے لیے ایک نام کی وضاحت کریں۔
4
بوٹ کے لیے یوزر نام کا انتخاب کریں۔
5
BotFather سے ایک مکمل آخری پیغام کاپی کریں اور اسے یہاں پیسٹ کریں۔
×
×